19104917473
首页
公司简介
产品中心
新闻中心
案例展示
联系我们
电话咨询
输入您的电话,即刻取得联系
返回顶部
台积电推出采用EUV的5nm工艺设计 密度提高1.8倍,性能提高15%
发布时间:2019-04-10
浏览次数:1796 次

台积电近日宣布,将基于该公司的开放式创新平台(OIP)提供完整版的5nm工艺设计制成。

据该公司称,5nm工艺已经处于风险生产阶段,针对5G人工智能市场,为下一代高端移动和HPC应用提供“新级别”的性能和功耗优化。

采用5纳米的新工艺,与公司的7纳米工艺相比,相同的Cortex-A72内核可实现1.8倍的逻辑密度和15%的速度提升。

5nm工艺采用EUV光刻(极紫外曝光)制造,与公司以前的节点相比,通过简化制造工艺和在同一发展阶段实现出色的技术成熟度,可显著提升晶圆产量。

相关新闻
 山茶科是在宏观形态上缺乏单一共衍征、需要用多种性状组合界定···...
2018-04-12
投资要点 重点推荐:光大环境,昆仑能源,三···...
2024-10-15
原料药板块进入到主动去库存阶段尾声,盈利能力逐步恢复。1···...
2024-10-15
“出海”一直是中国白酒行业的战略方向。2024年,在国内···...
2024-10-15